电路板设计为什么要设置测试点？
电路板设计为什么要设置测试点？
电子的人来说，在电路板上设置测试点（test point）是在自然不过的事了，可是对学机械的人来说，测试点是什么？
电阻有没有问题，最简单的方法就是拿万用电表量测其两头就可以知道了。
电容、电感、甚至是IC的电路是否正确，所以就有了所谓的ICT（In-Circuit-Test）自动化测试机台的出现，它使用多根探针（一般称之为「针床（Bed-Of-Nails）」治具）同时接触板子上所有需要被量测的零件线路，然后经由程控以序列为主， 并列为辅的方式循序量测这些电子零件的特性，通常这样测试一般板子的所有零件只需要1~2分钟左右的时间可以完成，视电路板上的零件多寡而定，零件越多时间越长。
波峰焊（wave soldering）或是SMT吃锡之后，在其焊锡的表面通常都会形成一层锡膏助焊剂的残留薄膜，这层薄膜的阻抗非常高， 常常会造成探针的接触不良，所以当时经常可见产线的测试作业员，经常拿着空气喷枪拼命的吹，或是拿酒精擦拭这些需要测试的地方。
测试探针的直接接触压力，使用测试点就可以不用让探针直接接触到零件及其焊脚，不但保护零件不受伤害，也间接大大地提升测试的可靠度，因为误判的情形变少了。
电缆，如果相邻的孔太小，除了针与针之间会有接触短路的问题，扁平电缆的干涉也是一大问题。
某些高零件的旁边无法植针。 如果探针距离高零件太近就会有碰撞高零件造成损伤的风险，另外因为零件较高，通常还要在测试治具针床座上开孔避开，也间接造成无法植针。电路板上越来越难容纳的下所有零件的测试点。
由于板子越来越小，测试点多寡的存废屡屡被拿出来讨论，现在已经有了一些减少测试点的方法出现，如 Net test、Test Jet、Boundary Scan、JTAG.。 等；也有其它的测试方法想要取代原本的针床测试，如AOI、X-Ray，但目前每个测试似乎都还无法100%取代ICT。
关于ICT的植针能力应该要询问配合的治具厂商，也就是测试点的最小直径及相邻测试点的最小距离，通常多会有一个希望的最小值与能力可以达成的最小值，但有规模的厂商会要求最小测试点与最小测试点间距离不可以超过多少点，否则治具还容易毁损。
其实不仅仅是需要在电路板上设置测试点，检查电阻有没有问题。设计师更应该在做成成板前就对设计好的PCB图进行缺陷和漏洞的检测。帮助广大电子工程师避免PCB设计中发可能出现的问题、规范设计标准、提高设计效率，推动企业缩短研发周期、降低制造成本，是一款贴心PCB健康体检医生，是PCB工程师、硬件工程师、PCB工厂、SMT工厂、PCB贸易商必备的桌面工具。目前有20万+工程师使用的实用可制造性分析软件。
核心特点：
1、分析设计隐患项目23+
2、警示影响价格项目，并针对隐患和影响价格项给出优化方案
3、支持一键解析Allegro、PADS、Altium、Protel、Gerber 文件类型
4、多层板自动匹配叠层结构
5、智能阻抗工具，结合生产因素，计算阻抗数据或反推算。
6、个性化拼板，秒杀规则板或异形板，可添加邮票孔。
7、开短路分析（IPC网络分析）
8、一键输出生产工具（Gerber、坐标文件、BOM清单）
一键分析设计隐患，首款国产PCB DFM分析软件免费用！PC下载地址：http://url.elecfans.com/u/95dc105402
想了解更多的详细介绍可以百度搜索“华秋DFM”官方链接
