从产业的角度看半导体工艺创新的重要性 （AI 生成）
半导体技术是现代信息社会的基石，其飞速发展深刻地改变了人类生活和社会运作的方式。从智能手机到超级计算机，从人工智能到物联网，无不依赖于日益强大、高效和微型化的集成电路（IC）芯片。在探究驱动这一非凡进步的众多因素中，一个核心要素凸显出来：工艺创新（Process Innovation）。本报告旨在深入的阐述：工艺创新不仅是半导体技术演进的关键环节，更是其持续提升性能、降低功耗、增加集成度并最终实现商业成功的根本驱动力。其作用超越了单纯的设计优化或架构改进，构成了实现下一代芯片能力的基础平台 1。
回顾历史，摩尔定律作为行业发展的经验性观察和目标，长期指引着半导体技术的演进方向 1。该定律预测的晶体管数量约每两年翻一番的趋势，其背后正是制造工艺技术的不断突破 1。尽管近年来摩尔定律的传统定义面临挑战，其增长速度有所放缓 1，但行业对更高性能、更低功耗芯片的需求从未停止，这使得对工艺创新的依赖性不降反升。
本报告将从两个核心维度系统地阐述工艺创新的中心地位：
1. 财经与商业视角： 深入探讨摩尔定律作为经济引擎的历史遗产，分析伴随技术进步而急剧攀升的研发与制造成本，并论证工艺创新如何在确保复杂芯片的功能性、可靠性、高良率和成本效益方面发挥决定性作用，进而驱动消费电子的更新换代和半导体产业的商业繁荣。
2. 产业生态系统视角： 剖析以台积电（TSMC）、三星（Samsung）和英特尔（Intel）为代表的晶圆代工厂（Foundry）在生态系统中的主导作用，阐释工艺设计套件（PDK）如何赋能芯片设计，并揭示代工厂的领导力如何根植于其在先进工艺设备上的投入与创新。
为了具体说明工艺创新的核心作用，本报告将以台积电的N2（2nm级别，采用环栅晶体管GAA技术）工艺节点作为深度案例进行研究。通过分析N2节点所包含的一系列关键工艺创新，例如环栅（Gate-All-Around, GAA）晶体管、新材料、先进光刻技术及互连改进等，我们将具体展示工艺创新是如何直接应对物理极限挑战，克服性能、功耗、密度和成本等方面的规模化难题，并最终实现尖端技术节点的关键能力 8。通过这一案例，可以清晰地看到，工艺创新并非孤立的技术环节，而是贯穿于半导体技术进步的经济逻辑和产业生态之中的核心引擎。
第一部分：财经与商业视角
1.1 摩尔定律：历史标杆与投资的“自我实现预言”
摩尔定律，由英特尔联合创始人戈登·摩尔在1965年提出，最初观察到集成电路上元件数量每年翻一番，后于1975年修正为大约每两年翻一番 1。这并非严格的物理定律，而是一个基于历史趋势的经验性观察和预测 1。然而，这一定律对半导体行业产生了深远影响，成为指导行业长期规划、设定研发目标以及衡量技术进步的标杆 1。它预示着晶体管密度的指数级增长，直接转化为计算性能的提升、存储容量的扩大以及单位功能成本的显著下降 1。这些进步是过去几十年来信息技术革命、生产力提高和全球经济增长的重要驱动力 1。
摩尔定律的预测能力不仅仅是技术层面的，它更像一个强大的经济协调机制。通过设定一个清晰、可预期的、雄心勃勃的目标，它有效地统一了整个行业的研发方向，为巨大的资本支出提供了合理性，并塑造了市场对于技术持续改进和成本效益提升的预期 1。这种可预测性，尽管维持起来极具挑战，但相比于完全不可预测的技术前景，它显著降低了投资风险。因此，摩尔定律成为了一个强大的投资催化剂，激励着企业进行持续的、大规模的金融投资，用于研发下一代工艺技术和建设先进的制造设施，以期跟上预期的发展步伐 1。这种集体性的努力使得摩尔定律在某种程度上成为了一个“自我实现的预言” 1。在半导体这样一个赢家通吃的市场中，任何未能跟上摩尔定律步伐的公司都将面临被竞争对手超越的风险，失去市场份额和下游经济利益 22。
然而，近年来，随着晶体管尺寸逼近物理极限，摩尔定律的传统步伐开始放缓，晶体管数量翻倍的时间周期有所延长 1。行业专家对于摩尔定律何时终结尚未达成共识 1。这种放缓不仅带来了技术上的挑战，也可能扰乱过去几十年建立起来的经济引擎。它要求行业寻找新的投资理由和可能超越简单密度提升的新的规模化范式，例如通过先进封装、新材料或新器件架构等途径，继续推动半导体技术的价值提升。尽管形式可能改变，但追求更高性能、更低功耗、更优成本效益的根本驱动力依然存在，对工艺创新的需求也因此变得更加迫切。
1.2 规模化的成本挑战：工艺驱动的资本密集化
尽管摩尔定律描绘了指数级增长的蓝图，但实现这一蓝图的经济代价却日益高昂，尤其是在进入28纳米及更先进节点之后，半导体制造的资本密集程度急剧上升 23。这主要体现在以下几个方面：
● 研发与工艺开发成本的飙升： 开发新一代工艺节点的成本呈指数级增长。例如，从32纳米节点迁移到22纳米节点，典型的制造成本增长约40%，而工艺开发相关成本则飙升约45% 23。对于20纳米以下的节点，工艺开发成本预计将超过10亿美元 23。这种增长主要由极端复杂的技术需求驱动，包括引入新材料、开发全新的晶体管架构（如FinFET到GAA的转变），以及采用诸如多重曝光（multi-patterning）等极其复杂的图形化技术 23。
● 资本设备成本的激增： 制造先进芯片所需的设备，特别是光刻设备，成本惊人。极紫外光刻（EUV）技术是7纳米及以下节点的关键，单台EUV光刻机的成本高达1.5亿至3.5亿美元 7。而下一代高数值孔径（High-NA）EUV光刻机的价格更是达到3.5亿至3.85亿美元以上 25。光刻设备在晶圆厂资本支出中的占比持续增加，估计在2010-2015年间已升至24% 23。根据所谓的“洛克定律”（Rock's Law）或摩尔第二定律，半导体制造厂的成本大约每四年翻一番 31。
● 建厂成本的急剧攀升： 建造一座能够生产最先进芯片的晶圆厂（Fab）的投资已达到天文数字。生产20纳米以下节点的先进晶圆厂成本预计需要100亿美元或更多 23，而3纳米级别的晶圆厂投资额估计在150亿至200亿美元之间 25。如此高昂的建厂成本进一步提高了行业的进入门槛 32。
● 设计成本的水涨船高： 先进工艺节点使芯片设计变得更加复杂，设计成本也随之显著增加。从32纳米迁移到22纳米，芯片设计成本增幅可达50% 23。这包括了掩模版（mask set）成本的急剧上升，例如3纳米工艺的掩模版成本高达3000万至5000万美元 25。
这些不断攀升的成本导致了一个关键的经济现象：长期以来随着晶体管尺寸缩小而持续下降的单位晶体管成本，在进入5纳米/7纳米及以下节点后趋于平缓甚至可能反转 3。这意味着通过单纯缩小尺寸来降低成本的传统摩尔定律经济效益正在减弱，对行业的经济模式构成了严峻挑战 23。
在此背景下，工艺创新呈现出一种“双刃剑”的特性。一方面，诸如EUV/High-NA光刻、GAA晶体管、多重曝光等工艺创新是继续推动技术进步、实现更高性能和更低功耗的必要手段 1。没有这些创新，半导体技术的演进将停滞不前。但另一方面，正是这些先进的工艺创新成为了成本指数级增长的主要驱动力 7。这造成了一种根本性的张力：支撑进步的解决方案同时也在使进步变得经济上难以承受，并将制造能力日益集中到少数能够负担巨额投资的巨头手中 22。因此，未来半导体产业的持续发展，不仅取决于能否在技术上实现突破，更取决于能否找到在经济上可持续的工艺创新路径，这可能涉及制造效率的提升、新材料的突破、成本效益更高的替代性规模化技术（如先进封装）等，以平衡技术能力与经济可行性之间的关系。问题的核心正从“我们能否做得更小？”转向“我们能否负担得起大规模地做得更小？”。
注意：表中数据根据不同来源和时间点的信息估算整合，旨在说明
1.3 工艺、良率与可靠性：复杂芯片的商业可行性基石
随着半导体工艺的不断进步，芯片的复杂性也达到了前所未有的程度。如今的尖端芯片集成了数百亿甚至未来可能达到数万亿个晶体管 5，其内部结构极其精微复杂。在纳米尺度上进行数百道甚至上千道工序的制造过程 24，对精度和稳定性的要求极高 7。任何微小的偏差或缺陷都可能导致整个芯片失效，或者性能、功耗不达标 37。这种极端复杂性给芯片的商业可行性带来了巨大挑战，而工艺创新在其中扮演着确保芯片能够以可接受的成本、可靠的质量和足够的数量成功制造出来的核心角色。
良率（Yield），即每片晶圆上产出的功能完好芯片（good die）的比例，是衡量制造过程效率和经济性的关键指标 39。在成本高昂的先进工艺制造中，良率直接决定了单颗芯片的成本 37。低良率意味着大量的晶圆、材料、设备时间和人力投入被浪费，导致每颗合格芯片的成本急剧上升，严重影响产品的市场竞争力和企业的盈利能力 37。尤其对于投资巨大的新晶圆厂而言，快速提升并维持高良率是收回投资、实现盈利、赢得客户信任和抢占市场先机的生命线 39。哪怕是1%的良率提升，都可能带来数百万美元的成本节约或额外收入 39。因此，大量的工艺创新，如改进光刻图形转移精度、优化薄膜沉积均匀性、提高刻蚀选择比、加强过程控制、开发更先进的缺陷检测与修复技术等，其根本目标之一就是克服复杂性带来的挑战，最大限度地提高良率 24。
**可靠性（Reliability）**是指芯片在规定的使用条件下和预期寿命内保持功能正常的能力。随着器件尺寸缩小和工作电压降低，芯片对工艺偏差、材料缺陷、电迁移、热效应等问题更加敏感，这些都可能影响其长期可靠性 37。在汽车电子、医疗设备、航空航天、数据中心等关键应用领域，芯片的可靠性至关重要，任何失效都可能导致灾难性后果和巨大的经济损失 38。工艺创新通过改进材料质量、优化器件结构、完善封装技术、引入更严格的测试和筛选流程等方式，致力于从根本上提升芯片的内在可靠性，确保其在严苛环境下也能稳定工作 37。设计层面也需要考虑工艺相关的可靠性问题，例如通过设计促进可靠性（Design for Reliability, DFR）等方法学 38。
良率和可靠性问题本质上都源于制造过程中的不完美性，而工艺创新正是克服这些不完美性的主要手段。通过持续的工艺改进，半导体制造商能够在不断增加的芯片复杂性面前，维持甚至提升良率和可靠性水平。这使得那些集成了数十亿晶体管的复杂高性能芯片能够以可接受的成本进行大规模生产，并具备足够的质量保证 37。正是这种由工艺创新保障的商业可行性，支撑了消费电子产品的快速迭代（如智能手机、个人电脑的功能升级和价格优化）2，满足了人工智能、5G通信、自动驾驶等新兴应用对强大计算能力的需求 2，从而推动了整个半导体产业及其下游应用市场的持续增长和繁荣 22。
可以说，虽然功率、性能和面积（PPA）是新工艺节点对外宣传的主要优势指标，但良率才是决定这些优势能否转化为商业成功的真正“守门员” 37。一个PPA指标再亮眼但良率低下的工艺节点，在商业上是不可行的。因此，工艺创新的很大一部分努力，虽然不像新晶体管结构那样引人注目，但却默默地聚焦于提升和稳定良率，例如在计量学（metrology）、过程控制（process control）、缺陷减除（defect reduction）、材料纯度提升等方面的创新。这些对于在日益复杂的制造流程中实现可接受的良率至关重要 8。评估一个新工艺节点的真正成功，不能只看其公布的PPA数据，更要关注其良率爬坡曲线和成熟度 41。能够更快掌握良率学习曲线的代工厂，无疑将在竞争中获得显著优势 39。
第二部分： 产业生态系统视角
半导体产业已经演化为一个高度专业化、相互依存的复杂生态系统。在这个生态系统中，工艺创新不仅是技术进步的核心，也是塑造产业格局、决定企业竞争力的关键力量。晶圆代工厂（Foundry）的崛起、工艺设计套件（PDK）的赋能作用以及对先进工艺设备的掌控，共同构成了理解工艺创新中心地位的生态系统视角。
2.1 晶圆代工厂的主导地位与代工模式
过去几十年，半导体产业最显著的结构性变化之一是晶圆代工模式（Foundry Model）的兴起和成熟 42。该模式将芯片产业链清晰地划分为两类主要参与者：专注于芯片设计的无晶圆厂（Fabless）公司，以及专注于芯片制造服务的晶圆代工厂（Foundry） 42。Fabless公司，如英伟达（Nvidia）、高通（Qualcomm）、AMD、苹果（Apple）等，将精力集中于芯片架构设计、功能开发和市场营销，而将耗资巨大的晶圆制造环节外包给代工厂 32。纯粹的晶圆代工厂（Pure-play Foundry），如台积电（TSMC）、联华电子（UMC）、格芯（GlobalFoundries）等，则不设计自己的品牌芯片产品，而是利用其先进的制造设施（Fab）为众多设计公司提供生产服务 42。此外，一些传统的整合元件制造商（Integrated Device Manufacturer, IDM），如英特尔（Intel）和三星（Samsung），在设计和制造自有产品的同时，也将其部分产能开放，提供代工服务，与纯代工厂展开竞争 42。
这种专业化分工模式的出现，主要是因为建设和维护尖端晶圆厂的成本变得异常高昂 42。代工模式使得Fabless公司能够轻装上阵，专注于核心设计能力，避免了巨额的固定资产投资和运营风险 42。同时，代工厂通过服务众多客户，能够最大限度地提高昂贵设备的利用率，实现规模经济，并不断投入研发以保持工艺技术的领先地位 42。
目前，全球先进逻辑芯片代工市场呈现高度集中的格局。**台积电（TSMC）**凭借其在工艺技术上的持续领先和卓越的制造执行力，占据了绝对主导地位，市场份额长期维持在60%以上 46。**三星（Samsung）**作为全球第二大代工厂，市场份额约为10%左右，但与台积电仍有较大差距，且在先进节点的良率方面曾面临挑战 47。**英特尔（Intel）**近年来积极转型，大力发展其代工服务（Intel Foundry Services, IFS），目标是成为全球第二大代工厂，并凭借其在封装和潜在的下一代技术（如背面供电）上的布局挑战现有格局，但目前其市场份额仍然较小，尚未进入前十 45。其他代工厂如格芯、联电、中芯国际（SMIC）等则主要聚焦于成熟或特色工艺节点 48。
注：市场份额数据可能随季度波动，技术节点时间表为公开计划，可能调整。
晶圆代工厂的强大市场地位和议价能力，其根源在于其工艺技术的领先性 47。客户选择代工厂的核心标准是能否获得最先进、性能最优、功耗最低、且能够稳定量产（高良率）的制造工艺 47。苹果、英伟达等顶级芯片设计公司之所以将最尖端的芯片订单交给台积电，正是看中了其在相应节点上的技术优势和可靠的交付能力 47。
代工模式的盛行，实际上极大地放大了工艺创新的重要性。它将最尖端的工艺研发和制造的重担与专长集中在了少数几家代工厂手中。这使得整个庞大的Fabless产业生态，包括那些市值最高的科技巨头，都高度依赖于这些代工厂的工艺能力来实现其产品蓝图。任何一家领先代工厂在工艺技术上的突破，都会迅速转化为其客户产品的竞争优势，进而影响整个行业的格局。反之，如果一家代工厂在工艺路线图上遭遇挫折或延迟（例如英特尔历史上在10纳米和7纳米节点的延误，或三星在早期GAA节点上的良率传闻 47），则可能对依赖其产能的众多客户造成创新瓶颈。因此，代工厂内部的工艺创新能力，直接决定了整个半导体价值链很大一部分的创新速度和方向。
2.2 工艺设计套件（PDK）：连接设计与制造的桥梁
在Fabless设计公司与Foundry制造厂之间，存在一个至关重要的技术接口，那就是工艺设计套件（Process Design Kit, PDK） 50。PDK是由晶圆代工厂为其特定的制造工艺（例如TSMC N5、N3或N2节点）开发和提供的一整套数据文件、模型库和设计规则 50。它使得芯片设计工程师能够使用行业标准的电子设计自动化（EDA）工具（如Synopsys, Cadence, Siemens EDA等公司的软件）来进行集成电路的设计、仿真和验证，同时确保最终的设计能够在该代工厂的特定工艺线上被成功制造出来 50。
一个典型的PDK包含了实现从电路设计到物理版图验证所需的所有关键信息 50：
● 技术文件（Technology Data/Files）： 定义了工艺的物理和电气特性，包括制造层（layers）的定义、名称、显示属性（颜色、填充）、工艺约束条件、电气规则等 50。
● 器件库（Device Library）： 包含了基础器件（如晶体管、电阻、电容、电感）的模型和版图单元（Primitive Devices, PCells），以及更复杂的标准单元库（Standard Cells）、输入/输出单元库（IO Cells）和存储器单元库（Memory Compilers）等。这些库提供了设计的基本“积木” 50。
● 仿真模型（Simulation Models）： 提供精确的器件行为模型（通常是SPICE或其衍生格式），用于电路仿真，预测芯片的性能和功耗 50。
● 物理验证规则集（Verification Rule Decks）： 包括设计规则检查（Design Rule Checking, DRC）、版图与电路图一致性检查（Layout Versus Schematic, LVS）、电气规则检查（Electrical Rule Check, ERC）等规则文件。EDA工具使用这些规则来自动检查设计版图是否符合代工厂的制造要求，以确保可制造性和可靠性 50。
● 寄生参数提取规则（Extraction Rules）： 用于从版图中提取互连线的电阻、电容等寄生参数，这些参数对芯片的时序性能和信号完整性至关重要 51。
● 设计规则手册（Design Rule Manual）： 提供人类可读的文档，详细解释工艺的各项规则和限制 50。
PDK的重要性不言而喻。它通过提供一套标准化的设计准则和工具，极大地提高了设计效率，缩短了产品上市时间 51。通过自动化的设计规则检查，PDK帮助设计团队在早期发现并修正潜在的可制造性问题，显著减少了设计错误和昂贵的流片失败风险 51。一个准确、完整的PDK是实现“首次流片成功”（first-pass silicon success）的关键保障 50。更重要的是，PDK确保了设计意图与制造能力之间的精确对齐，使得设计师能够充分利用特定工艺节点的优势（如高性能晶体管、低功耗特性等），同时规避其限制 51。它也促进了设计团队与代工厂之间的清晰沟通和有效协作 51。
PDK与工艺创新紧密相连。每一次工艺技术的迭代升级——无论是引入新的晶体管结构（如FinFET到GAA 8）、采用新材料、缩小特征尺寸，还是增加金属互连层数——都必须反映在PDK的更新中。PDK的复杂性和精确度直接体现了底层工艺技术的先进性和成熟度。例如，为TSMC N2这样的GAA节点开发PDK，需要对全新的器件物理、制造变异性有深刻理解，并与EDA工具供应商紧密合作，开发新的模型和验证规则 49。
因此，PDK并不仅仅是一个数据包，它是特定制造工艺复杂性的体现和知识的固化 50。开发和验证一个高质量的先进节点PDK本身就是一项巨大的工程挑战，需要工艺研发、器件建模、EDA工具开发等多方面的深度整合。PDK的质量、完整性、易用性以及围绕它构建的IP生态系统（标准单元库、接口IP等），已成为代工厂之间重要的差异化竞争优势 49。一个优秀的PDK生态系统能够吸引并留住客户，即使在原始工艺PPA指标相近的情况下也能胜出。对PDK及其生态系统的投入，是代工厂将其工艺创新成果转化为市场竞争力的关键环节。PDK所蕴含的复杂知识，正是工艺研发投入的直接产出。
2.3 代工厂的实力源泉：工艺设备与技术霸权
晶圆代工厂虽然是半导体制造的核心，但它们并非凭空创造芯片。其强大的制造能力高度依赖于由专业设备制造商提供的极其复杂和昂贵的工艺设备（Process Equipment） 32。这些设备供应商，如应用材料（Applied Materials）、泛林集团（Lam Research）、东京电子（Tokyo Electron）等，提供用于薄膜沉积、刻蚀、掺杂、化学机械抛光（CMP）、检测量测等关键工序的设备。而其中，光刻设备（Lithography Equipment），尤其是ASML公司独家供应的极紫外光刻（EUV）及下一代高数值孔径EUV（High-NA EUV）设备，处于金字塔的顶端，是实现最先进芯片图形化制造的瓶颈技术和核心工具 1。
光刻技术的重要性在于它直接决定了芯片上能够制造的最小特征尺寸，从而决定了晶体管的密度、性能和功耗 24。光刻工序在整个芯片制造流程中通常重复次数最多，对最终的良率和芯片性能有着决定性的影响 27。ASML在先进光刻领域，特别是EUV和High-NA EUV市场的垄断地位 25，使得全球所有顶级芯片制造商（包括TSMC、三星、英特尔）都必须依赖其设备来生产最先进的芯片。
获取和部署这些尖端设备需要巨大的资本投入。如前所述，单台EUV光刻机价格过亿，High-NA EUV更是高达近4亿美元 25。这不仅是一笔庞大的开支，更需要与设备供应商建立长期、深入的合作关系，共同进行技术开发和优化 27。例如，EUV技术的成功商业化离不开ASML与包括英特尔、三星、台积电在内的主要客户长达数十年的合作与共同投资 27。英特尔为了在下一代技术竞争中抢占先机，甚至不惜重金买断了ASML 2024年全部的High-NA EUV产能 29。这种巨额投资和对先进设备的优先获取权，进一步巩固了顶级代工厂的领先地位，并构成了后来者难以逾越的壁垒 22。
更深层次来看，工艺设备的创新往往是驱动工艺技术创新的前提和基础。半导体工艺的每一次重大突破，几乎都伴随着相应制造设备的革命性进步。例如，没有深紫外（DUV）沉浸式光刻技术的成熟，就难以实现45纳米及之后的节点；而没有EUV光刻技术的商业化，7纳米、5纳米、3纳米节点的规模化量产就无法实现 7。同样，High-NA EUV被视为推动技术进入埃米（Angstrom）时代，实现2纳米以下节点的关键使能技术 28。代工厂的工艺研发团队需要与设备供应商紧密合作，共同探索新设备的潜力，优化工艺配方，解决集成挑战，才能将设备的能力转化为实际的制造工艺 27。
因此，领先代工厂与关键设备供应商（尤其是ASML）之间形成了一种共生但又充满战略博弈的关系。一方面，它们相互依存，共同推动技术前沿 27。代工厂提供需求、反馈和资金，驱动设备研发；设备商提供实现下一代工艺所需的工具。另一方面，关键设备（特别是光刻机）的高度垄断 25，使得代工厂在技术路线上对其产生了战略依赖。代工厂的工艺路线图必须与设备的可用性和性能相匹配。设备供应商的战略决策，例如优先向哪个客户交付最新的设备 29，可以直接影响代工厂之间的竞争平衡。这种深度的捆绑意味着，代工厂层面的“工艺创新”并非孤立进行，而是与设备层面的创新紧密相连，是整个生态系统特定环节协同（有时是竞争）的结果。地缘政治因素对设备准入的影响（如对中国企业的限制 57），更为这种关系增添了复杂性。
第三部分：案例分析：台积电N2（2nm GAA）工艺
为了具体阐释工艺创新如何在实践中推动半导体技术发展，克服日益严峻的挑战，本部分将深入剖析台积电（TSMC）即将投入量产的N2节点。N2代表了台积电在晶体管架构上的重大革新，其所包含的一系列工艺创新集中体现了行业前沿的技术方向和面临的挑战。
3.1 N2节点概览：从FinFET到GAA纳米片的代际飞跃
技术定位与时间表： TSMC N2是该公司首个采用环栅（Gate-All-Around, GAA）纳米片（Nanosheet）晶体管架构的量产工艺节点，标志着对其沿用多年的鳍式场效应晶体管（FinFET）技术的重大升级 8。N2节点定位于2纳米技术级别，计划于2025年下半年开始大规模量产（High-Volume Manufacturing, HVM） 8。目前，N2已进入风险生产（Risk Production）阶段，主要客户已完成相关IP设计和硅验证 11。
核心PPA（功耗、性能、面积）目标： 根据台积电公布的数据，与上一代N3E工艺相比，N2旨在实现“全节点”（Full Node）的PPA优势：在相同功耗和复杂度下，性能提升10%至15%；或者在相同频率和复杂度下，功耗降低25%至30%（部分资料提及最高可达35%）8。在逻辑密度方面，N2预计实现超过1.15倍的提升 8。值得注意的是，尽管引入了全新的GAA晶体管架构，N2在开发同阶段的缺陷密度（D0）表现优于N3、N5和N7节点，显示出良好的工艺成熟度和学习曲线 41。
市场应用与客户兴趣： N2技术主要面向对性能和能效有极高要求的应用领域，包括下一代高端移动处理器（如苹果未来的A系列或M系列芯片）、高性能计算（HPC）芯片（如图形处理器GPU、服务器CPU，例如已披露的AMD EPYC 'Venice'处理器）、以及人工智能（AI）加速器 8。台积电表示，N2节点的客户兴趣和新设计定案（New Tape-Outs, NTOs）数量在其开发初期已超过以往任何节点，显示出市场对该技术的高度期待 8。
注：PPA数据基于台积电公布的目标值，可能因设计和应用场景而异。密度提升通常指逻辑密度，芯片整体密度提升可能较低。
N2节点的推出不仅仅是又一次的尺寸微缩，它代表了一次基础性的晶体管架构变革。从FinFET转向GAA Nanosheet 8，是为了克服FinFET在极小尺寸下难以有效控制漏电流的物理瓶颈 8。这种新的器件结构，通过栅极对沟道的全环绕控制，能够在更低的电压下实现更好的开关特性，从而在FinFET缩放效益递减的背景下，继续推动PPA的改进 11。因此，成功掌握并量产GAA技术，是台积电维持其技术领先地位、迈向“埃米时代”的关键工艺创新里程碑。这也意味着N2的研发和量产相比以往基于FinFET的节点演进，面临着更高的技术风险和制造复杂性 16，其成功将是对台积电工艺创新能力的重大考验。
3.2 N2节点的关键工艺创新细节
TSMC N2节点的PPA优势源于一系列精心设计的工艺创新，这些创新不仅体现在核心的晶体管结构上，也贯穿于设计 enablement、供电网络、互连技术等多个层面。
● GAA纳米片晶体管 (GAA Nanosheet Transistors): 这是N2最核心的创新。其结构特点是，沟道由多层水平堆叠的纳米薄片（nanosheets）构成，栅极材料完全包裹环绕在这些纳米片周围 8。相比于FinFET的垂直鳍状沟道和三面栅极包裹，GAA结构提供了对沟道电势近乎完美的静电控制能力 8。这带来的直接好处是显著降低了晶体管的漏电流（leakage current），并能够在更低的工作电压（Vdd）下保持良好的开关性能，尤其有利于提升能效比（performance per watt）8。此外，GAA Nanosheet的另一个优势在于其沟道宽度可以通过改变纳米片的宽度和/或数量来灵活调整，为设计者提供了在性能、功耗和面积之间进行精细权衡的额外自由度 9。
● NanoFlex技术: 这是N2节点引入的一项重要的设计-技术协同优化（DTCO）特性，可以看作是N3节点上FinFlex技术的GAA版本 21。NanoFlex允许芯片设计者在同一个设计模块（block）内混合使用来自不同标准单元库（library）的单元 11。这些单元库针对不同的优化目标设计，例如，可以使用“矮单元”（short cells）来优先考虑面积效率和低功耗，同时在关键路径上使用“高单元”（tall cells）来追求极致性能（最高可提升15%性能）11。结合多种（例如6种）阈值电压（Vt）选项 11，NanoFlex极大地增强了设计的灵活性，使得设计师能够根据具体电路功能的需求，更精细地优化PPA 11。
● 超高性能金属-绝缘体-金属电容 (SHPMIM Capacitors): 为了应对高性能计算（HPC）等应用中对电源稳定性的严苛要求，N2工艺集成了新型的超高性能MIM电容（SHPMIM）8。相比台积电之前的超高密度MIM电容（SHDMIM），SHPMIM的电容密度提高了一倍以上（达到约 200fF/mm²），同时其薄层电阻（Rs）和通孔电阻（Rc）降低了50% 8。更高的电容密度有助于在芯片高速工作时抑制瞬态电压降（voltage droop），从而支持更高的最大工作频率（Fmax）15。
● 互连技术改进 (Interconnect Improvements): 随着晶体管尺寸缩小，互连线的电阻和电容成为限制芯片性能和功耗的重要因素。N2在互连技术上也进行了多项优化，目标是将整体互连电阻降低约20% 15。在中段制程（Middle-of-Line, MoL）中，采用了无阻挡层（barrier-free）的钨（Tungsten）填充垂直栅极接触孔（VG），将接触电阻降低了55%，对提升器件速度有显著贡献（例如，环形振荡器频率提升约6.2%）15。在后段制程（Back-End-of-Line, BEOL）中，第一层金属互连（M1）采用了单次EUV曝光和单次刻蚀（1P1E）的工艺流程，这简化了制造步骤，减少了所需的EUV掩模版数量（节省数张EUV掩模），降低了工艺复杂度和成本，并将标准单元的寄生电容降低了近10% 15。此外，更高层级的金属线（My）和通孔（Vy）的电阻也降低了10% 15。N2还提供了一种新的铜（Cu）再布线层（Redistribution Layer, RDL）选项，具有平坦的钝化层和硅通孔（TSV），专门针对先进的3D堆叠（如TSMC的SoIC技术）进行了优化，支持4.5μm的键合间距 11。
● 静态随机存取存储器 (SRAM) 改进: SRAM单元的微缩一直是先进工艺节点面临的挑战。N2在SRAM方面取得了显著进展。得益于GAA晶体管更严格的阈值电压控制（Vt-sigma更小），N2实现了创纪录的SRAM密度（约38Mb/mm²）11。同时，其最低工作电压（Vmin）相比FinFET设计显著降低（高电流HC宏降低约20mV，高密度HD宏降低约30-35mV），这意味着SRAM可以在更低的电压下稳定读写（低至约0.4V），有助于降低待机功耗，同时保持高良率和可靠性 15。
● 初期缺乏背面供电网络 (Initial Lack of Backside Power Delivery Network - BSPDN): 一个需要明确指出的关键点是，TSMC N2节点在其初始版本中并未采用背面供电网络（BSPDN）技术 8。BSPDN（台积电称之为Super Power Rail, SPR）是一种将电源和接地线路从芯片正面（与信号线同侧）移到硅片背面的创新供电架构 9。这样做的好处是可以释放正面的布线资源，使得信号线可以更密集、更优化地排布，同时缩短供电路径，降低IR drop（电压降），从而有望进一步提升芯片的性能、降低功耗并增加密度 9。英特尔计划在其20A/18A节点率先引入BSPDN（称为PowerVia）8。而台积电则选择将BSPDN（SPR）的引入推迟到N2之后的A16节点（计划于2026年下半年量产）8。尽管早期曾有关于N2P（N2的性能增强版）将采用BSPDN的说法 63，但根据最新的官方路线图，A16将是台积电首个应用该技术的节点 8。
N2节点所包含的这一系列创新组合，反映了台积电在推进技术前沿时的一种战略性平衡。一方面，它果断引入了GAA这一革命性的晶体管架构 8，以解决FinFET的根本性缩放瓶颈。另一方面，它又审慎地将同样复杂且可能带来成本和良率风险的BSPDN技术推迟到下一代节点A16 8。与此同时，台积电通过引入NanoFlex 21（在N3 FinFlex基础上的演进）、改进MIM电容 8 和优化互连工艺 15 等一系列协同创新，来充分发掘和放大GAA架构的优势，确保N2能够如期交付具有竞争力的“全节点”PPA提升 8。这种策略似乎旨在通过首先攻克GAA这一主要架构变革，并围绕其进行多方面的优化，来管理技术风险和开发进度，避免同时引入过多颠覆性技术可能带来的不确定性。这种分阶段引入重大创新的方法，为客户提供了一条相对平滑的技术升级路径：先适应GAA，再从A16获得BSPDN带来的额外收益，这可能有助于控制客户自身的设计迁移成本和风险。这与英特尔计划在其20A/18A节点同时引入GAA（RibbonFET）和BSPDN（PowerVia）的更激进策略形成了对比 9。
3.3 N2创新如何应对规模化挑战
半导体技术的持续发展，即所谓的“规模化”（Scaling），面临着性能提升、功耗降低、密度增加和成本控制等多重挑战。TSMC N2节点通过其一系列工艺创新，旨在全面应对这些挑战：
● 性能提升 (Performance Enhancement): 随着晶体管尺寸缩小，维持甚至提升性能变得越来越困难。N2通过GAA Nanosheet结构本身提供的更强驱动电流能力 61，结合NanoFlex技术允许设计者在关键路径上选用高性能单元 11，以及通过SHPMIM电容改善供电稳定性以支持更高频率 15，还有降低互连电阻 15 等方式，共同实现了相比N3E约10-15%的性能提升 8。这满足了AI、HPC和高端移动设备对更快处理速度的持续需求 11。
● 功耗降低 (Power Reduction): 功耗是移动设备续航和数据中心能耗的关键制约因素。N2的GAA结构因其出色的栅极控制能力，显著降低了漏电流，并且能够在更低的电压下高效工作 8。NanoFlex技术也允许在非性能瓶颈区域使用低功耗单元 11。改进的SRAM最低工作电压也降低了待机功耗 15。这些因素共同促成了相比N3E约25-30%（甚至更高）的功耗降低 8，对于提升能效比至关重要。
● 密度增加 (Density Increase): 延续摩尔定律的精神，在单位面积内集成更多晶体管是规模化的核心目标之一。GAA Nanosheet结构本身比FinFET更具缩放潜力 8。结合NanoFlex允许使用面积优化的矮单元 11，以及互连技术的改进和创纪录的SRAM单元密度 11，N2实现了超过1.15倍的逻辑密度提升 8。虽然相比历史上的节点密度翻倍，这一增幅显得较为温和 72，但在物理极限逼近的背景下，这仍然是重要的进步，使得芯片能够集成更多功能或在相同功能下缩小尺寸。
● 成本与良率 (Cost and Yield): 尽管采用了更复杂的GAA架构和昂贵的EUV光刻，N2的工艺创新也包含了旨在控制成本和确保良率的考量。例如，M1层采用1P1E EUV简化了流程，减少了掩模版使用 15。更重要的是，台积电强调N2在开发阶段的缺陷密度学习曲线优于之前的FinFET节点 41，这表明其在工艺控制和良率提升方面投入了巨大努力。只有实现具有商业竞争力的良率，N2节点的高昂研发和制造成本才能被摊薄，最终使得采用该技术的芯片产品能够被市场接受。
可以看出，N2节点的工艺创新是一个多维度、系统性的工程。它不再仅仅是追求单一指标的极致，而是要在性能、功耗、面积、成本和良率之间取得平衡。像NanoFlex这样的DTCO创新 21，提供了设计上的灵活性；像1P1E EUV这样的制造工艺优化 15，着眼于降低成本和复杂性；对SRAM的特别关注 15，解决了特定的缩放瓶颈；而良好的早期良率数据 41，则凸显了对可制造性的重视。这表明，在当前的半导体前沿，工艺创新必须是全方位的，涵盖从设计 enablement（PDK、DTCO工具）到核心器件、互连技术、特定功能单元（如存储器）乃至整体制造流程的效率优化，才能成功交付一个具有商业价值的先进工艺节点。
3.4 N2的战略背景与光刻技术选择
TSMC N2节点的推出并非在真空中进行，它置身于激烈的市场竞争和关键的技术抉择之中，尤其是在光刻技术的应用策略上。
● 竞争格局： N2的主要竞争对手是英特尔的18A节点和三星的SF2（或后续）节点。英特尔18A计划采用RibbonFET（其GAA技术名称）和PowerVia（其BSPDN技术名称），目标是在2024年底至2025年投入生产，时间上可能略早于N2的量产 8。分析认为，得益于BSPDN的加持，18A可能在性能上具有优势，而N2则可能在晶体管密度上领先 10。然而，英特尔在先进节点的量产执行历史上曾有波折，其18A能否按时、高良率地量产仍有待观察 69。三星也已推出其GAA技术（MBCFET），并在3nm节点上率先应用，但据报道在早期曾面临良率挑战 16。三星的SF2节点同样计划采用GAA和BSPDN 14。N2的推出，承载着台积电在GAA时代继续保持对三星和英特尔的技术和市场领导地位的战略任务。
● 光刻技术选择： N2节点的制造将高度依赖现有的0.33数值孔径（NA）的EUV光刻技术 15。考虑到N2的特征尺寸，可以预见在最关键的图形层上将广泛使用EUV，并且很可能需要结合多重曝光技术（如EUV Double Patterning, EUV DP）来实现所需的精细度 30。台积电拥有全球最大规模的EUV光刻机装机量（占全球56%）和丰富的EUV量产经验，这为其在N2节点继续优化和应用现有EUV技术奠定了基础 60。
● High-NA EUV 采用策略： 对于下一代具有更高分辨率（0.55 NA）的High-NA EUV光刻技术，台积电展现出相对谨慎的采用策略 30。尽管台积电已确认将在2024年接收其首台High-NA EUV设备用于研发 57，但该公司明确表示，N2及其后续的A16节点（计划2026年量产）将不会在量产中依赖High-NA EUV 30。High-NA EUV的规模化应用预计要到更晚的A14节点（约2027-2028年）或之后才会发生 30。这一策略与英特尔形成了鲜明对比，后者已率先安装了多台High-NA EUV设备，并计划在其14A节点（可能利用18A的经验）更早地导入该技术 29。台积电的谨慎可能基于多重考量：High-NA EUV设备极其高昂的成本（近4亿美元/台 30）、技术成熟度、实际量产吞吐率（wafer per hour）的不确定性、以及其较小的曝光视场（field size）可能带来的拼接（stitching）复杂性和对大芯片设计的挑战 59。台积电似乎相信，通过进一步优化现有EUV的多重曝光技术（EUV DP/MP），可以在成本效益更高的情况下满足A16节点的需求 30，从而将High-NA的引入推迟到其经济性和必要性更为明确的阶段。
台积电与英特尔在High-NA EUV采用策略上的分歧，实质上是一场关于未来工艺经济学的高风险赌博。台积电押注于其在现有EUV技术和复杂多重曝光工艺上的深厚积累 30，认为可以在短期内以更低的成本实现目标，并规避新技术早期的风险。英特尔则寄望于High-NA带来的潜在技术优势（如简化工艺步骤、提升极限分辨率 56）能够帮助其实现技术反超，愿意为此承担更高的前期投入和风险 78。哪种策略最终胜出，将取决于High-NA技术自身的成熟速度、成本下降曲线，以及多重曝光技术在更小尺度下面临的物理和经济极限。这场围绕核心光刻技术的战略博弈，再次凸显了工艺创新（无论是优化现有技术还是引入颠覆性技术）在决定半导体行业未来竞争格局中的核心地位。
第四部分：综合论证与结论
4.1 综合论证：工艺创新是根本动力
通过对财经与商业视角以及产业生态系统视角的深入分析，本报告清晰地揭示了工艺创新在驱动半导体技术进步中的根本性作用。
从财经与商业视角来看，摩尔定律所设定的指数级增长目标，虽然在经济上激励了持续数十年的巨额投资，但也导致了研发、设备和建厂成本的急剧攀升 23。在这种高投入、高风险的环境下，工艺创新成为应对挑战的关键。它不仅要实现更高的性能和集成度，更要解决日益增长的制造复杂性，确保可接受的良率和可靠性 37，从而生产出功能完善、成本可控的芯片。只有这样，才能满足市场对更优产品的需求，驱动消费升级，最终实现商业成功和投资回报 2。因此，工艺创新是调和技术雄心与经济现实之间矛盾的核心机制，是半导体商业模式得以持续运转的基石。
从产业生态系统视角来看，晶圆代工厂的崛起和主导地位 46，本质上是其在先进工艺技术上持续领先的结果。这种领先地位的建立和维持，离不开对工艺研发的长期巨额投入，以及对ASML等关键设备供应商尖端技术的掌握和应用 22。代工厂通过工艺设计套件（PDK）这一关键桥梁，将其复杂的工艺能力转化为可供设计公司使用的标准化工具和规则 50，从而赋能整个Fabless生态系统。在这个生态中，工艺创新能力成为了代工厂的核心竞争力，是其吸引客户、赢得市场份额、掌握行业话语权的“硬通货”。
将这两个视角结合起来看，经济压力和生态结构共同强化了工艺创新的中心地位。不断上升的成本门槛使得领先工艺的研发和制造能力日益集中于少数几家资本雄厚、技术积累深厚的代工厂。而代工模式的普及，则使得包括众多科技巨头在内的整个Fabless产业都高度依赖于这些代工厂的工艺创新步伐。工艺上的任何突破或瓶颈，都会迅速传导至整个产业链，影响无数产品的性能、成本和上市时间。
4.2 N2案例的关键启示
台积电N2节点的案例研究为工艺创新的核心作用提供了具体的例证和深刻的启示。
首先，N2节点清晰地展示了工艺创新如何具体应对基本物理极限。从FinFET到GAA Nanosheet的架构转变 8，以及在DTCO（NanoFlex 21）、供电（SHPMIM 8）、互连 15 等方面的协同创新，共同构成了克服FinFET缩放瓶颈、实现下一代PPA目标的系统性解决方案 8。这证明了工艺创新是突破物理障碍、延续技术进步的关键手段。
其次，N2案例也揭示了现代工艺创新的战略性和复杂性。台积电在N2节点上选择引入GAA但推迟BSPDN 8，以及其对High-NA EUV的谨慎采用策略 30，都反映了在技术前沿进行决策时，需要在技术可行性、风险、成本、市场时机和竞争态势之间进行复杂的权衡。同时，N2的成功并非依赖单一技术的突破，而是涵盖了器件、设计 enablement、材料、制造流程等多个层面的综合优化，体现了工艺创新需要系统性思维和全方位投入 15。
4.3 结论：工艺创新的核心地位与未来展望
综上所述，本报告有力地证明了工艺创新是驱动半导体技术持续进步、实现更高性能、更低功耗、更高集成度和更优成本效益的核心引擎。无论是从支撑摩尔定律经济循环的商业逻辑角度，还是从塑造产业格局、赋能生态系统的产业结构角度，工艺创新都处于无可替代的中心位置。它是连接科学发现、工程实现与市场需求的桥梁，是半导体行业不断突破极限、创造价值的根本动力源泉。
展望未来，随着传统尺寸缩放（Scaling）日益逼近物理和经济极限，半导体行业对工艺创新的依赖将更加深化，创新的形式也将更加多元化。后GAA时代的新晶体管结构（如CFET 14）、超越摩尔定律的先进封装技术（如Chiplet、3D堆叠、SoIC 6）、新材料的探索与应用、以及更先进的光刻技术（如Hyper-NA EUV 74 或替代方案）等，都将是未来工艺创新的重要方向。尽管摩尔定律最初定义的晶体管数量翻倍的节奏可能难以维系，但通过持续不断的工艺创新，半导体技术在性能、功耗、功能集成等方面的进步仍将继续，支撑人工智能、万物互联、生物计算等未来科技浪潮的发展。因此，无论技术路径如何演变，工艺创新将始终是决定半导体行业未来走向的最关键变量，其核心地位不可动摇。
引用的著作
1. Moore's law - Wikipedia, 访问时间为 四月 26, 2025， https://en.wikipedia.org/wiki/Moore%27s_law
2. What's Moore's Law? Its Impact in 2025 - Splunk, 访问时间为 四月 26, 2025， https://www.splunk.com/en_us/blog/learn/moores-law.html
3. Measuring Moore's Law: Evidence from Price, Cost, and Quality Indexes, 访问时间为 四月 26, 2025， https://www.imf.org/-/media/Files/Conferences/2017-stats-forum/session-6-kenneth-flamm.ashx
4. Measuring Moore's Law: Evidence from Price, Cost, and Quality Indexes, 访问时间为 四月 26, 2025， https://www.nber.org/system/files/chapters/c13897/revisions/c13897.rev0.pdf
5. What Is Moore's Law and Is It Still True? - Investopedia, 访问时间为 四月 26, 2025， https://www.investopedia.com/terms/m/mooreslaw.asp
6. Semiconductor Technology: Innovations and Applications Shaping the Future!, 访问时间为 四月 26, 2025， https://www.microchipusa.com/industry-news/semiconductor-industry/semiconductor-technology-innovations-and-applications-shaping-the-future
7. The Future of Moore's Law: Are We Nearing the Limit? (Latest Semiconductor Trends), 访问时间为 四月 26, 2025， https://patentpc.com/blog/the-future-of-moores-law-are-we-nearing-the-limit-latest-semiconductor-trends
8. TSMC's 2nm N2 process node enters production this year, A16 and N2P arriving next year, 访问时间为 四月 26, 2025， https://www.tomshardware.com/tech-industry/tsmcs-2nm-n2-process-node-enters-production-this-year-a16-and-n2p-arriving-next-year
9. TSMC's 2nm Technology Almost Ready for Mass Production - Embedded, 访问时间为 四月 26, 2025， https://www.embedded.com/tsmcs-2nm-technology-almost-ready-for-mass-production/
10. IEDM 2025 – TSMC 2nm Process Disclosure – How Does it Measure Up? - SemiWiki, 访问时间为 四月 26, 2025， https://semiwiki.com/semiconductor-services/techinsights/352972-iedm-2025-tsmc-2nm-process-disclosure-how-does-it-measure-up/
11. TSMC Unveils the World's Most Advanced Logic Technology at IEDM - Semiwiki, 访问时间为 四月 26, 2025， https://semiwiki.com/events/351309-tsmc-unveils-the-worlds-most-advanced-logic-technology-at-iedm/
12. 2nm Technology - Taiwan Semiconductor Manufacturing Company Limited, 访问时间为 四月 26, 2025， https://www.tsmc.com/english/dedicatedFoundry/technology/logic/l_2nm
13. TSMC Unveils Details of Advanced 2nm Process Technology at IEDM - GuruFocus, 访问时间为 四月 26, 2025， https://www.gurufocus.com/news/2634650/tsmc-unveils-details-of-advanced-2nm-process-technology-at-iedm
14. 2 nm process - Wikipedia, 访问时间为 四月 26, 2025， https://en.wikipedia.org/wiki/2_nm_process
15. TSMC shares deep-dive details about its cutting edge 2nm process node at IEDM 2024 — 35 percent less power or 15 percent more performance | Tom's Hardware, 访问时间为 四月 26, 2025， https://www.tomshardware.com/tech-industry/tsmc-shares-deep-dive-details-about-its-cutting-edge-2nm-process-node-at-iedm-2024-35-percent-less-power-or-15-percent-more-performance
16. TSMC's 2nm Venture: A Testament to Innovation Amid Complexity - Astute Group, 访问时间为 四月 26, 2025， https://www.astutegroup.com/news/industrial/tsmcs-2nm-venture-a-testament-to-innovation-amid-complexity/
17. TSMC to Start 2nm Chip Mass Production in H2 2024 with GAA Tech - SMBOM.COM, 访问时间为 四月 26, 2025， https://www.smbom.com/news/38072
18. AI Edge Devices: First-Pass Silicon Success on TSMC N2 | Synopsys, 访问时间为 四月 26, 2025， https://www.synopsys.com/blogs/chip-design/ai-edge-devices-tsmc-n2-silicon-success.html
19. TSMC reveals a bit more about its 2nm Node - Fudzilla.com, 访问时间为 四月 26, 2025， https://www.fudzilla.com/news/60253-tsmc-reveals-a-bit-more-about-its-2nm-node
20. TSMC N2 NANOSHEET | Taiwan Semiconductor Manufacturing Company Limited, 访问时间为 四月 26, 2025， https://n2.tsmc.com/english/dedicatedFoundry/technology/N2.htm
21. TSMC 2nm Update: N2 In 2025, N2P Loses Backside Power, and NanoFlex Brings Optimal Cells - AnandTech, 访问时间为 四月 26, 2025， https://www.anandtech.com/show/21370/tsmc-2nm-update-n2-in-2025-n2p-loses-bspdn-nanoflex-optimizations
22. Moore's Law and Its Practical Implications - CSIS, 访问时间为 四月 26, 2025， https://www.csis.org/analysis/moores-law-and-its-practical-implications
23. www.mckinsey.com, 访问时间为 四月 26, 2025， https://www.mckinsey.com/~/media/McKinsey/Industries/Semiconductors/Our%20Insights/Moores%20law%20Repeal%20or%20renewal/Moores_law_Repeal_or_renewal.pdf
24. Semiconductor Device Manufacturing Process, Challenges and ..., 访问时间为 四月 26, 2025， https://www.renesas.com/en/blogs/semiconductor-device-manufacturing-process-challenges-and-opportunities
25. Chip Manufacturing Costs in 2025-2030: How Much Does It Cost to Make a 3nm Chip?, 访问时间为 四月 26, 2025， https://patentpc.com/blog/chip-manufacturing-costs-in-2025-2030-how-much-does-it-cost-to-make-a-3nm-chip
26. EUV Lithography: Revolutionizing Chip Manufacturing - Giro's Newsletter, 访问时间为 四月 26, 2025， https://www.girolino.com/euv-lithography-the-future-of-chip-making/
27. Investment Insights: ASML - Middleton Enterprises, 访问时间为 四月 26, 2025， https://middletonenterprises.com/investment-insights-asml/
28. ASML: Architecting Earth's Most Complex Machines - Quartr, 访问时间为 四月 26, 2025， https://quartr.com/insights/company-research/asml-architecting-earths-most-complex-machines
29. Intel acquires ASML's entire 2024 stock of High NA EUV machines ..., 访问时间为 四月 26, 2025， https://www.datacenterdynamics.com/en/news/intel-acquires-asmls-entire-2024-stock-of-high-na-euv-machines/
30. TSMC statement on next-generation EUV - SemiWiki, 访问时间为 四月 26, 2025， https://semiwiki.com/forum/threads/tsmc-statement-on-next-generation-euv.20128/
31. Moore's second law - Wikipedia, 访问时间为 四月 26, 2025， https://en.wikipedia.org/wiki/Moore%27s_second_law
32. The Semiconductor Ecosystem - The Gordian Knot Center for National Security Innovation, 访问时间为 四月 26, 2025， https://gordianknot.stanford.edu/sites/g/files/sbiybj22971/files/media/file/The%20Semiconductor%20Ecosystem%20v2.pdf
33. EUV's Future Looks Even Brighter - Semiconductor Engineering, 访问时间为 四月 26, 2025， https://semiengineering.com/euvs-future-looks-even-brighter/
34. EUV Lithography Explained — xLight, 访问时间为 四月 26, 2025， https://www.xlight.com/technology/euvlithographyexplained
35. EUV lithography systems – Products | ASML, 访问时间为 四月 26, 2025， https://www.asml.com/en/products/euv-lithography-systems
36. EUV vs DUV Lithography: Shaping Tomorrow's Chips, 访问时间为 四月 26, 2025， https://www.girolino.com/euv-vs-duv-the-future-of-chip-manufacturing/
37. From Chips to Change: The Evolution of Semiconductor Pricing - Simon-Kucher, 访问时间为 四月 26, 2025， https://www.simon-kucher.com/en/insights/chips-change-evolution-semiconductor-pricing
38. Re-designing for Reliability in Semiconductor Manufacturing - Boston Engineering, 访问时间为 四月 26, 2025， https://blog.boston-engineering.com/re-designing-for-reliability-in-semiconductor-manufacturing
39. The Essential Role Of Yield In Ensuring New FAB Competitiveness - #chetanpatil, 访问时间为 四月 26, 2025， https://www.chetanpatil.in/the-essential-role-of-yield-in-ensuring-new-fab-competitiveness/
40. Hidden Costs And Tradeoffs In IC Quality - Semiconductor Engineering, 访问时间为 四月 26, 2025， https://semiengineering.com/hidden-costs-and-tradeoffs-in-ic-quality/
41. TSMC discloses N2 defect density — lower than N3 at the same stage of development, 访问时间为 四月 26, 2025， https://www.tomshardware.com/tech-industry/tsmc-discloses-n2-defect-density-lower-than-n3-at-the-same-stage-of-development
42. Foundry model - Wikipedia, 访问时间为 四月 26, 2025， https://en.wikipedia.org/wiki/Foundry_model
43. Understanding the Semiconductor Value Chain: Key Players & Dynamics | SemiWiki, 访问时间为 四月 26, 2025， https://semiwiki.com/forum/threads/understanding-the-semiconductor-value-chain-key-players-dynamics.21125/
44. What's the Difference Between Semiconductor Fabs, Fabless Companies, and Foundries? (Semi 101) - Lam Research Newsroom, 访问时间为 四月 26, 2025， https://newsroom.lamresearch.com/difference-between-fab-vs-foundry?blog=true
45. Too Good to Lose: America's Stake in Intel - CSIS, 访问时间为 四月 26, 2025， https://www.csis.org/analysis/too-good-lose-americas-stake-intel
46. TSMC, Samsung, and Intel, “grandeur et decadence” in the gen-AI era - Yole Group, 访问时间为 四月 26, 2025， https://www.yolegroup.com/strategy-insights/tsmc-samsung-and-intel-grandeur-et-decadence-in-the-gen-ai-era/
47. Samsung vs. TSMC vs. Intel: Who's Winning the Foundry Market? (Latest Numbers), 访问时间为 四月 26, 2025， https://patentpc.com/blog/samsung-vs-tsmc-vs-intel-whos-winning-the-foundry-market-latest-numbers
48. Samsung's foundry woes deepen amid TSMC-Intel JV talk - The Korea Herald, 访问时间为 四月 26, 2025， https://www.koreaherald.com/article/10440969
49. Intel Vs. Samsung Vs. TSMC - Semiconductor Engineering, 访问时间为 四月 26, 2025， https://semiengineering.com/intel-vs-samsung-vs-tsmc/
50. Process design kit - Wikipedia, 访问时间为 四月 26, 2025， https://en.wikipedia.org/wiki/Process_design_kit
51. Process Design Kit: Ultimate Guide - AnySilicon, 访问时间为 四月 26, 2025， https://anysilicon.com/process-design-kit-ultimate-guide/
52. What is a Process Design Kit and How Does it Work? - Synopsys, 访问时间为 四月 26, 2025， https://www.synopsys.com/glossary/what-is-a-process-design-kit.html
53. What Is A Process Design Kit (PDK)? - SMART Photonics, 访问时间为 四月 26, 2025， https://smartphotonics.nl/blog/what-is-a-process-design-kit/
54. White Paper: A Process Design Kit for Superconducting Components - CMC Microsystems, 访问时间为 四月 26, 2025， https://www.cmc.ca/wp-content/uploads/2023/01/WhitePaper_Superconducting_PDK_2023.pdf
55. What does Foundries do? : r/Semiconductors - Reddit, 访问时间为 四月 26, 2025， https://www.reddit.com/r/Semiconductors/comments/1ge9hw5/what_does_foundries_do/
56. With High NA EUV, Intel Foundry Opens New Frontier in Chipmaking, 访问时间为 四月 26, 2025， https://newsroom.intel.com/intel-foundry/intel-foundry-opens-new-frontier-chipmaking
57. TSMC rumored to receive High NA EUV machines from ASML this year | Tom's Hardware, 访问时间为 四月 26, 2025， https://www.tomshardware.com/tech-industry/semiconductors/tsmc-rumored-to-receive-high-na-euv-machines-from-asml-this-year
58. High-NA is Here (for R&D), EUV Cost, Pattern Shaping Gaining Share, 6×12″ Mask, Metal Oxide & Dry Resist, Hyper-NA - SemiAnalysis, 访问时间为 四月 26, 2025， https://semianalysis.com/2025/04/14/spie2025/
59. Intel has championed High-NA EUV chipmaking tools, but costs and other limitations could delay industry-wide adoption: Report, 访问时间为 四月 26, 2025， https://www.tomshardware.com/tech-industry/intel-has-championed-high-na-euv-chipmaking-tools-but-costs-and-other-limitations-could-delay-industry-wide-adoption-report
60. [News] AI Chip Demand Spurs TSMC's High-NA EUV Deployment - TrendForce, 访问时间为 四月 26, 2025， https://www.trendforce.com/news/2024/11/25/news-ai-chip-demand-spurs-tsmcs-high-na-euv-deployment/
61. GAA, Backside Power Delivery and the Secret Plan of Intel by Anastasia | SemiWiki, 访问时间为 四月 26, 2025， https://semiwiki.com/forum/threads/gaa-backside-power-delivery-and-the-secret-plan-of-intel-by-anastasia.20257/
62. TSMC details the performance uplifts offered by their 3NP and N2 nodes - OC3D, 访问时间为 四月 26, 2025， https://overclock3d.net/news/misc/tsmc_details_the_performance_uplifts_offered_by_their_3np_and_n2_nodes/
63. TSMC Outlines 2nm Plans: N2P Brings Backside Power Delivery in 2026, N2X Added To Roadmap - AnandTech, 访问时间为 四月 26, 2025， https://www.anandtech.com/show/18832/tsmc-outlines-2nm-plans-n2p-brings-backside-power-delivery-in-2026-n2x-added-to-roadmap
64. TSMC N2 specs improve, while Intel 18A gets worse | Page 2 - SemiWiki, 访问时间为 四月 26, 2025， https://semiwiki.com/forum/threads/tsmc-n2-specs-improve-while-intel-18a-gets-worse.21692/page-2
65. TSMC's Roadmap at a Glance: N3X, N2P, A16 Coming in 2025/2026 - AnandTech, 访问时间为 四月 26, 2025， https://www.anandtech.com/show/21408/tsmc-roadmap-at-a-glance-n3x-n2p-a16-2025-2026
66. www.tomshardware.com, 访问时间为 四月 26, 2025， https://www.tomshardware.com/tech-industry/tsmcs-2nm-n2-process-node-enters-production-this-year-a16-and-n2p-arriving-next-year#:~:text=Unlike%20Intel's%2018A%20(1.8nm,with%20the%20A16%20fabrication%20process.
67. Backside power delivery - Wikipedia, 访问时间为 四月 26, 2025， https://en.wikipedia.org/wiki/Backside_power_delivery
68. Clash of the Foundries: Gate All Around + Backside Power at 2nm - SemiAnalysis, 访问时间为 四月 26, 2025， https://semianalysis.com/2024/10/01/clash-of-the-foundries/
69. Intel's 18A and TSMC's N2 process nodes compared: Intel is faster, but TSMC is denser, 访问时间为 四月 26, 2025， https://www.tomshardware.com/tech-industry/intels-18a-and-tsmcs-n2-process-nodes-compared-intel-is-faster-but-tsmc-is-denser
70. TSMC Outlines 2nm Plans: N2P Brings Backside Power Delivery in 2026, N2X Added To Roadmap : r/hardware - Reddit, 访问时间为 四月 26, 2025， https://www.reddit.com/r/hardware/comments/12zwji2/tsmc_outlines_2nm_plans_n2p_brings_backside_power/
71. TSMC unveils 1.4nm technology: 2nd Gen GAA transistors, full node advantages, coming in 2028 | Tom's Hardware, 访问时间为 四月 26, 2025， https://www.tomshardware.com/tech-industry/tsmc-unveils-1-4nm-technology-2nd-gen-gaa-transistors-full-node-advantages-coming-in-2028
72. Declining density scaling trend for TSMC nodes | SemiWiki, 访问时间为 四月 26, 2025， https://semiwiki.com/forum/threads/declining-density-scaling-trend-for-tsmc-nodes.20262/
73. Intel: 3nm Node Meets Yield and Performance Targets - Reddit, 访问时间为 四月 26, 2025， https://www.reddit.com/r/intel/comments/15ctryl/intel_3nm_node_meets_yield_and_performance_targets/
74. TSMC now reportedly operates over half of global EUVs, weighs high-NA adoption, 访问时间为 四月 26, 2025， https://www.digitimes.com/news/a20241112PD204/euv-tsmc-adoption-2023-technology.html
75. TSMC won't adopt advanced High-NA EUV chipmaking tools until 2030 or later — Intel just received its first tool this week: Report : r/hardware - Reddit, 访问时间为 四月 26, 2025， https://www.reddit.com/r/hardware/comments/190otsm/tsmc_wont_adopt_advanced_highna_euv_chipmaking/
76. TSMC N2 specs improve, while Intel 18A gets worse | Page 4 - SemiWiki, 访问时间为 四月 26, 2025， https://semiwiki.com/forum/threads/tsmc-n2-specs-improve-while-intel-18a-gets-worse.21692/page-4
77. “TSMC expects high-NA tool by end of September” - Bits&Chips, 访问时间为 四月 26, 2025， https://bits-chips.com/article/tsmc-expects-high-na-tool-by-end-of-september/
78. [News] Intel to Adopt New High-NA EUV, High Costs Could Lead to Increased Losses | TrendForce Insights : r/hardware - Reddit, 访问时间为 四月 26, 2025， https://www.reddit.com/r/hardware/comments/1cx1lqj/news_intel_to_adopt_new_highna_euv_high_costs/
© 本文版权归 resurrection 所有，任何形式转载请联系作者。
© 了解版权计划
